1. Kondisi [kembali]
Percobaan 2 kondisi 2 :
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=clock, B1=1, B2=don’t care
2. Gambar Rangkaian Simulasi [kembali]
Gambar rangkaian percobaan 2 kondisi 2
3. Video Simulasi [kembali]
4. Prinsip Kerja Rangkaian [kembali]
Pada percobaan digunakan IC 74LS112 (JK Flip-Flop), pin J dan K berfungsi sebagai input T, R (reset) untuk menghapus output, S (set) untuk menetapkan output tinggi, dan CLK yang aktif pada logika low sebagai pengendali kerja IC. Output Q merupakan hasil utama, sedangkan Q' adalah kebalikannya.
Dalam percobaan ini, rangkaian berada pada keadaan reset (R). Artinya, sinyal reset aktif dan membuat output Q diatur menjadi 0. Pada kondisi ini, input lain seperti saklar B2 bersifat don’t care, karena perubahan nilainya tidak memengaruhi hasil keluaran. Dengan demikian, selama flip-flop dalam keadaan reset, output Q akan tetap bernilai 0, menandakan bahwa rangkaian sedang tidak menyimpan data atau tidak melakukan proses toggle.
5. Link Download [kembali]
No comments:
Post a Comment