1. Jurnal [kembali]
2. Alat dan Bahan [kembali]
1. IC 74LS112 (JK Flip Flop)
J-K Flip-flop merupakan flipflop yang tidak memiliki kondisi terlarang atau yanng berarti diberi berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluaran atau outputnya.
2. IC 7474 (D Flip Flop)
D Flip-flop merupakan salah satu jenis flip-flop yang dibangun dengan menggunakan flip-flop R-S . Perbedaan dengan R-S flip-flop terletak pada inputan R, dan D Flip-flop inputan R terlebih dahulu diberi gerbang NOT.
3. Switch SPDT
4. Logic Probe
Logic Probe dijadikan sebagai hasil keluaran atau output. Dimana akan menampilkan logika 0 atau logika 1
5. Modul/Panel
Gambar DL2203C Module D’Lorenzo
Gambar DL2203S Module D’Lorenzo
6. Jumper
3. Rangkaian Simulasi [kembali]
a. Percobaan 1
Gambar rangkaian proteus percobaan 1
Gambar rangkaian pada percobaan
4. Prinsip Kerja Rangkaian [kembali]
Prinsip Kerja J-K Flip Flop (falling edge triggered)
J-K Flip Flop akan mengubah keluarannya hanya pada saat falling edge clock, yaitu ketika sinyal clock berubah dari logika 1 ke 0. Pada kondisi ini, kombinasi input J dan K menentukan keadaan Q berikutnya. Jika J=0 dan K=0 maka keluaran tetap (hold), jika J=0 dan K=1 maka Q di-reset menjadi 0, jika J=1 dan K=0 maka Q di-set menjadi 1, sedangkan jika J=1 dan K=1 maka Q akan toggle atau berbalik dari keadaan sebelumnya. ketika rising edge clock, keluaran Q tetap stabil.
JK flip-flop menawarkan fleksibilitas yang lebih besar dibandingkan D flip-flop. Saat pulsa clock datang, kombinasi sinyal pada input J dan K menentukan perilaku keluaran Q (H7). Jika J=0 dan K=0, keadaan Q tetap; J=0 dan K=1 membuat keluaran ter-reset; J=1 dan K=0 menjadikannya set; sedangkan ketika J=1 dan K=1, Q akan berubah atau toggle dari kondisi sebelumnya. Keluaran komplemennya ditampilkan pada Q̅ (H6). Sama seperti D flip-flop, JK flip-flop juga dilengkapi Set dan Reset asinkron yang memungkinkan perubahan keluaran secara langsung.
Prinsip Kerja D Flip Flop (rising edge triggered)
D Flip Flop bekerja dengan prinsip bahwa keluarannya hanya berubah pada saat rising edge clock, yaitu ketika sinyal clock berubah dari logika 0 ke 1. Pada saat itu, nilai keluaran Q akan langsung mengikuti nilai input D. Jika D=1 maka Q menjadi 1, dan jika D=0 maka Q menjadi 0. Di antara tepi naik clock, keluaran tidak berubah sehingga D Flip Flop berfungsi sebagai penyimpan data sinkron yang hanya memperbarui output ketika terjadi rising edge.
D flip-flop bekerja berdasarkan prinsip bahwa setiap kali menerima pulsa clock, sinyal logika yang berada pada masukan D langsung ditransfer ke keluaran Q (H4), sedangkan keluarannya yang berlawanan muncul pada Q̅ (H3). Dengan demikian, komponen ini berfungsi sebagai penyimpan data satu bit yang hanya berubah ketika ada pemicu dari clock. Selain itu, tersedia pin Set (S) dan Reset (R) yang bersifat asinkron, sehingga dapat memaksa keluaran Q ke keadaan tertentu tanpa perlu menunggu pulsa clock.
5. Video Percobaan [kembali]
6. Analisa [kembali]
No comments:
Post a Comment