1. Jurnal [kembali]
2. Alat dan Bahan [kembali]
1. IC 74LS112 (JK Flip Flop)
J-K Flip-flop merupakan flipflop yang tidak memiliki kondisi terlarang atau yanng berarti diberi berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluaran atau outputnya.
2. Panel DL 2203C, Panel DL 2203D, Panel DL 2203S
3. Logic Probe
Logic Probe dijadikan sebagai hasil keluaran atau output. Dimana akan menampilkan logika 0 atau logika 1
4. Modul
Gambar DL2203C Module D’Lorenzo
Gambar DL2203S Module D’Lorenzo
5. Jumper
3. Rangkaian Simulasi [kembali]
b. Percobaan 2
Gambar rangkaian pada percobaan
4. Prinsip Kerja Rangkaian [kembali]
Prinsip Kerja T Flip Flop
T Flip Flop sebenarnya bisa diperoleh dari J-K Flip Flop dengan menghubungkan j dan k akan menjadi satu input yaitu T. Pada rangkaian ini, saklar B1 dihubungkan ke set (S), T dihubungkan ke Vcc sehingga memberi logika 1 ke input (T=1), B0 dihubungkan ke reset (R), dan B2 diabaikan karena don’t care.
Rangkaian JK flip-flop 74LS112 dengan input J dan K dihubungkan langsung ke logika 1 sehingga bekerja dalam mode toggle. Saklar SW4 (B2) berfungsi sebagai clock, sehingga setiap kali diberi pulsa, output Q (H7) akan berubah ke kondisi kebalikannya dan Q̅ (H6) mengikuti sebagai komplemen. Saklar SW3 (B1) terhubung ke input S (preset) yang dapat langsung memaksa output Q menjadi 1 tanpa menunggu clock, sedangkan saklar SW5 (B0) terhubung ke input R (reset) yang dapat langsung memaksa output Q menjadi 0. Dengan demikian, rangkaian ini memperlihatkan prinsip kerja JK flip-flop dalam mode toggle yang dilengkapi dengan fasilitas set dan reset asinkron.
Dengan B0=0, maka input reset dalam keadaan aktif, artinya keluaran Q akan dipaksa menjadi 0 secara asinkron, tanpa menunggu pulsa clock.
Secara umum:
- Jika T=0, maka setiap tepi clock flip flop tidak berubah (hold).
- Jika T=1, maka pada setiap falling edge clock, keluaran Q akan toggle.
Tetapi pada kondisi khusus percobaan ini, karena reset aktif (B0=0), maka output Q dipaksa 0 meskipun T=1.
5. Video Percobaan [kembali]
6. Analisa [kembali]
No comments:
Post a Comment